Тригер SR або тригер Set-Reset має багато переваг. Але він має наступні проблеми з перемиканням:
- Коли входи Set 'S' і Reset 'R' встановлені на 0, цієї умови завжди уникають.
- Коли вхід «Установити» або «Скинути» змінює свій стан, коли вхід дозволу дорівнює 1, відбувається неправильна дія фіксації.
JK Flip Flop усуває ці два недоліки SR фліп-флоп .
The JK фліп-флоп є одним із найбільш використовуваних тригерів у цифрових схемах. Тригер JK — це універсальний тригер, який має два входи «J» і «K». У тригері SR «S» і «R» є скороченими абревіатурами для Set і Reset, але J і K такими не є. J і K самі по собі є автономними літерами, які вибрано, щоб відрізняти дизайн фліп-флопа від інших типів.
Тригер JK працює так само, як і тригер SR. Тригер JK має фліп-флоп «J» і «K» замість «S» і «R». Єдина відмінність між тригером JK і тригером SR полягає в тому, що коли обидва входи тригера SR встановлено на 1, схема видає неприпустимі стани як виходи, але у випадку тригера JK недійсних станів немає, навіть якщо обидва Тригери «J» і «K» встановлені на 1.
JK Flip Flop - це тригер SR зі стробом, який має додаткову вхідну схему синхронізації. Недійсний або недопустимий вихідний стан виникає, коли обидва входи встановлені на 1 і запобігають додавання вхідної схеми годинника. Таким чином, тригер JK має чотири можливі комбінації входів, тобто 1, 0, «без змін» і «перемикання». Символ JK фліп-флоп такий самий, як SR Бістабільна засувка за винятком додавання вхідного сигналу годинника.
Блок-схема:
Кругова діаграма:
У тригері SR обидва входи «S» і «R» замінюються двома входами J і K. Це означає, що вхід J і K дорівнює S і R відповідно.
Два вентилі І з 2 входами замінені на два вентилі І з 3 входами. Третій вхід кожного вентиля з'єднаний з виходами на Q і Q'. Перехресний зв’язок тригера SR дозволяє використовувати попередню недійсну умову (S = '1', R = '1') для створення «перемикання», оскільки два входи тепер зблоковані.
Якщо схема «встановлена», вхід J переривається з позиції «0» Q' через нижній затвор NAND. Якщо схема «RESET», вхід K переривається з 0 позицій Q через верхній затвор NAND. Оскільки Q і Q' завжди різні, ми можемо використовувати їх для керування введенням. Коли обидва входи «J» і «K» встановлені на 1, JK перемикає тригер відповідно до заданої таблиці істинності.
Таблиця істинності:
Коли обидва входи тригера JK встановлені на 1, а вхід тактового сигналу також імпульсний «високий», тоді зі стану SET у стан RESET схема буде перемикатися. Тригер JK працює як перемикач тригера Т-типу, коли обидва його входи встановлені на 1.
Тригер JK — це вдосконалений тригер SR із тактовою частотою. Але все одно страждає від 'гонка' проблема. Ця проблема виникає, коли стан виходу Q змінюється до того, як імпульс тактового входу встигає пройти 'Вимкнено' . Ми повинні дотримуватися короткого часу плюс період (T), щоб уникнути цього періоду.